PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-190064

(43)Date of publication of application: 05.11.1983

(51)Int.CI.

H01L 29/78 H01L 21/88 H01L 23/30 H01L 27/10

(21) Application number: **57-071232**

(71)Applicant:

HITACHI LTD

(22) Date of filing:

30.04.1982

(72)Inventor:


SAWASE TERUMI NAKAMURA HIDEO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57) Abstract:

PURPOSE: To prevent the light incidence into the region of diffused layers and thus contrive to improve the leakage characteristic of P-N junction, by forming Al over the diffused layers of a MOSFET.

CONSTITUTION: In the MOSFET consisting of a source diffused layer 8, a gate 9, and a source diffused layer 10, a light shielding Al 15 formed simultaneously with a wiring Al 11 is connected to fixed potentials such as a power source and arranged over the source diffused layer 10 contributed to store and retain charges. Since the light incident through a transparent package 14 reflects on the surface of the Al layer 15 after passing through a transparent protection film 19, the light incidence into the P-N junction constituted of the layer 10 and a substrate 16 is prevented, and accordingly the increase of leakage current at the junction of 10-16 is prevented. Further, the capacity of the diffused layer 10 is increased in total capacity to store and retain because of the additiin of the capacity for the Al 15.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑬ 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭58—190064

(Dint. Cl.)⁸ H 01 L 29/78

識別記号

庁内整理番号 7514-5F

砂公開 昭和58年(1983)11月5日

21/88 23/30

27/10

6810—5F 7738—5F 6655—5F

発明の数 1 審査請求 未請求

(全3頁)

②半導体集積回路

到特

願 昭57一71232

砂出 顔

顯 昭57(1982)4月30日

@発 瑚 者 沢瀬照葵

国分寺市東恋ヶ窪1丁目280番 地株式会社日立製作所中央研究 所内 ②発 明 者 中村英夫

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

⑦出 顯 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

優代 理 人 弁理士 夢田利幸

例 鰕 響

弱明の名称 半導体無復回路

発出調水の穀田

- 1. 本子(MOSPETなど)上にAL(アルミニワム)圏を形成し、光の入射を防止したととを特象とする半端体架模図路。
- 2. P N接合上に配位を固定したA 4 層を形成 し、先の入割を防止したことを特徴とする罪し 項の単導体無線回路。

発明の詳細な説明

本発明はEPROMオンチンプLSIに係り、 特にPIN接合への先の入別によるリーク特性を 改善するのに好適なLSIの形成法に関する。

MOSF ETUダートのオフ状態のインピーダンスが高いことから、第1四亿ポすような、蛇銀上の容益をメモリ忍子とする堕路が従来からよく

使用されている。しかし、紫外級等で消去できる メモリ(以下EPROM)を内閣するLSIナップにおいては、LSI表面が外光にさらされるために、MOSPBTの拡散層と移植との間の接合面で多量のリーク電流を発生する。このため、メモリ第子として十分支配機保持特性を得るととができない欠点があつた。

通常のLSIのパンケージは光を完全に強へいする構造になつてかり、光の入射による特性の悪化はなかつた。EPROMオンテップL8Iにかいては、EPROMのデータ消去は紫外線でおこなうため、パンケージ上部四週明物質でおおわれており、特殊悪化を防止するためにはチンプを節分的に光から終へいする必要がある。

本発明の目的はMOSPETの拡散運動域への 光の入射を防止し、P-N級合のリーク特性を改 動することにある。

このため、本発明では、情報紀は用に用いる MOSPETの拡散層の上部に会異領徴を設けた。 通常のLSIのパンケージは光を完全に適へい する構造になっており、光入射による特性の悪化 は問題とはならをかつた。EPRONオンテップ L9Jにおいては光によるデータ前去の必要性上 パンケージ上端が透明物質でわわわれており、特 体派化を防止するためにL9Iデッブを部分的に 光から違へいするようにした。

以下、本務明の契約例をEPROM(Missable Programable ROM)オンテップ半導体無機回 随において免拾した場合について述べる。

RPROMオンテップ半導体機構回路は、

EPROMに配嫁されているデータを光によつて 領去するため、透明パッケージに興袋されている。

飛1回化本奥施例で述べるMOSFETで構成したラインメモリ(配線容数などにデータを配像保護するメモリ1の凹路回を示す。MOSFET1の入力電極8から入力されたデータ21がオンレている期間に1のソース拡散層4、インパータ2の入力ゲート5、および4~5間の配線容量の総和6に伝搬され、1がオフするとデータは6世記像後待される。しかし4と指板から成るP-N接

ß;

入射を妨ぎ、10-16の振合でのリーク電源の 増加を助止することができる。

本契義例によれば、リーク特性の悪化を助ぐと ともに、拡散場10の容易は15に対する容量も 付加され、配機保健するための総容量が増えるこ とになり、さらに記憶容性を改善する効果がある。

* A 21 2

無多図灯製物例1化かいて、越散催10の上部 化形成する人と15を10日身に結合して10と 間電位にした場合の機能塩を示す。光に対する効果は異越側1と同様であるが、拡散層10の容量 た15を形成しても増加しない。従つて記憶保持 するための経世は増加せず、高速動作を必要とす る場合に効果がある。

以上の二尖雄側にNデヤンネルMO8について 示したが、PチャンネルMO8およびそれらを組 合わせた河路についても阿根の効果がある。

上配実施例はラインメモリを構成する部合について示したが、値に数小値配を扱からアナロク医 路等の数合面からのリーク電流の筋止力法として

(5)

会?に透明パッケージを介して光が入割すると光 エキルゲーにより7のリーク観視(P-N優合の 遊方肉殻和退災)が増加し、6代替えられた電視 は徐々に失なわれるととになる。

赛斯明1

第2図は第1図の回路にかいて本発明を実施した例のMO8FETの旅標機を示したものである。ドレイン鉱設層 8、ゲート 9、ソース拡設層 1 0 から級るNGS FET (第1図の1)の入力電値 A 4 (アルミュウム) 1 1 から入力されたデータは 1 0、インバータのゲート 2 (第1図の5) および 1 0 ~ 1 2 関の配級 1 3 の容貴に配援保持される。本発財では、一次の企業では、一次の企業では、一次の上部に、配換を記憶保持するためにお扱いした。 なん1 6 を電缆などの関節に対数して配慮した。 選りの上部を選及とどの関節に対数した。 2 1 6 を電缆などの関節に対数した。 2 1 6 を電缆などの関節に対数した。 2 1 6 から成る P ー N 接合(第1図の7)への光の

(4)

も有効である。

本機明によれば、P-N級合への光の入射を遮断できるので、光によるP-N接合の逆方向線和 電磁の線加を防止する効果がある。

光の運転面となるアルミ籍15は後来の MO8FET形成における配銀用のアルミ属11 の形成と同時に行なりことができ、プロセスの増 加を必要としない。またアルミ属35は鉱散編 1.8に置なる形に形成するために、L81形成上、 随機の増加等の問題は坐じない。

図面の簡単を説明

第1四は配線容量を記憶巻子として用いるメモリ(タイン・メモリ)の回絡関である。

類2例はAとを固定電気化した場合の第1回の 回路のMOSFET総構造である。

類3回はALを拡後層に結合した場合の第1圏 の回路のMOSPET級関連である。

1 …入力MOSFET、2 … インバーダ、3 …入力電極、4 …ソース電極、5 …入力ダート、6 … 配級容量、7 … P — N接合、8 … ドレイン拡散層、

特開報58-190064(名)

9 …ガート電棍、10…ソース拡散場、11…入

力A4気値、12…インパータの入力ゲート、

18…入力M08FETとインパータ間の配線、


14…透明パッケージ、15…光遊へい用まし、


1 6…壽飯、17…飲化膜、18…透明絕緣膜、


19…適明保険課、20…ゲート酸化膜。

代題人 弁型士 海田和季斯科斯









(7)